Nano-CT: Condensadores de baja deriva para bucles de retroalimentación estables

Nano-CT: Condensadores de baja deriva para bucles de retroalimentación estables

Compendio

La inspección avanzada de empaques lleva la resolución de la tomografía computarizada al rango nanométrico, donde una variación del 0.05 % en la tensión del tubo oculta huecos y uniones débiles. El bucle de retroalimentación de alta tensión mantiene dicha tensión, y su margen de fase depende del condensador en la red de compensación. Este artículo presenta el ancho de banda del bucle, el factor de disipación efectivo y las relaciones de margen de fase, los tres problemas de campo que reducen el margen y seis pasos de diseño con los resultados medidos de un sistema de 130 kV.

1. Introducción

Las tecnologías Fan-Out, 2.5D/3D IC y el empaquetado flip-chip permiten realizar inspecciones en el rango submicrométrico. La nano-CT reconstruye la forma tridimensional de las protuberancias de soldadura, los pilares de cobre y las vías pasantes de silicio sin necesidad de cortar la muestra.

Las dimensiones de los elementos, de tan solo unos pocos micrómetros, dejan muy poco margen para errores de voltaje. Una variación del 0.05 % en el voltaje de aceleración del tubo desplaza el espectro de rayos X, aumenta el ruido de contraste y permite que un hueco o una unión débil pasen desapercibidos en la inspección.

El tubo de microfoco utilizado en este trabajo funciona a una tensión de entre 130 kV y 160 kV con una corriente de haz de decenas de microamperios. El bucle de retroalimentación mantiene la tensión de aceleración, y los condensadores cerámicos dentro de dicho bucle determinan tanto la velocidad de respuesta como el margen de fase.

Este artículo abarca el mecanismo de bucle, los tres problemas que erosionan la estabilidad y seis pasos de diseño que mantienen el margen.

2. Mecanismo central

2.1 Ancho de banda del divisor y del bucle

Un bucle de retroalimentación de alto voltaje contiene un divisor resistivo, un amplificador de error, un condensador de compensación C_f y un amplificador de aislamiento u optoacoplador. La relación del divisor determina la salida: V_out = V_ref/β, donde β = R2/(R1+R2).

El ancho de banda determina la velocidad con la que el bucle corrige un cambio de carga. Para una red de compensación de un solo polo, el punto de −3 dB se encuentra cerca de:

f_c ≈ 1 / (2π · R_f · C_f)

Donde R_f es la resistencia de compensación en ohmios y C_f la capacitancia de compensación en faradios. Las velocidades de fotogramas de Nano-CT alcanzan varios cientos de fotogramas por segundo, por lo que el punto de cruce debe estar en 1 kHz o superior.

Ese requisito obliga a que C_f se mantenga estable con la temperatura. Un dieléctrico de clase II puede perder más del 80 % de su capacitancia entre 25 °C y 85 °C, lo que reduce f_c y alarga el tiempo de recuperación.

2.2 Impedancia y factor de disipación efectivo

El modelo de condensador tiene tres elementos, por lo que su impedancia es:

Z_C = ESR + j(ωL − 1/(ωC))

Donde ESR es la resistencia serie equivalente en ohmios, L la inductancia serie equivalente en henrios, C la capacitancia en faradios y ω la frecuencia angular en radianes por segundo.

Tanto el dieléctrico como la metalización generan pérdidas. El factor de disipación efectiva de alto voltaje las combina:

DF_eff = tanδ + ω · C · ESR

Donde tanδ es la tangente de pérdidas del dieléctrico, ωC·ESR la pérdida en los electrodos y conductores, y DF_eff el factor de disipación efectiva total.

Un valor de DF_eff más bajo implica una redistribución de carga más rápida en la red de compensación y un menor desfase. N4700 Los componentes de Clase I mantienen un DF_eff inferior al 0.1 % a 100 kHz y tensión nominal, mientras que un componente X7R estándar supera el 1 %.

2.3 Margen de fase y compensación cero

El margen de fase determina cuánto puede tolerar el bucle antes de que oscile. Se mide con ganancia unitaria:

PM = 180° + ∠Aβ

Donde Aβ es la ganancia de lazo abierto desde la referencia al nodo de retroalimentación, y PM el margen de fase en grados.

Un condensador de compensación con una resistencia en serie crea un cero que cancela un polo de la etapa de potencia:

f_z = 1 / (2π · R_f · C_f)

Donde R_f es la resistencia en serie en ohmios, C_f la capacitancia de compensación en faradios y f_z la frecuencia cero en hercios. Si C_f disminuye con la temperatura, el cero se desplaza y el margen puede caer de 60° a menos de 30°, lo que se manifiesta como oscilación de salida de baja frecuencia y bandas periódicas en la imagen.

2.4 Disposición, blindaje y puesta a tierra

El diseño establece el nivel de ruido de la señal muestreada. Mantenga las pistas del divisor alejadas de los nodos de conmutación del inversor y utilice cable apantallado o par trenzado para reducir el acoplamiento dV/dt. Coloque C_f junto a la entrada del amplificador de error y acorte el retorno a tierra.

Se añaden ranuras de aislamiento y un plano de tierra blindado entre las regiones de alta y baja tensión para evitar fugas superficiales que alteren la relación del divisor. Las resistencias del divisor se emparejan simétricamente para minimizar el gradiente térmico. Con estas medidas, el ruido del nodo de retroalimentación se reduce de decenas de milivoltios a unos pocos milivoltios, y la fluctuación de alta tensión se mantiene por debajo del 0.01 %.

2.5 Resultados medidos en un nano-CT de 130 kV

Se construyó un nano-CT de microfoco de 130 kV con un cruce de bucle de 1.5 kHz y un margen de fase objetivo de 60°. La red de compensación utilizó un componente N4700 con R_f = 10 kΩ y C_f = 10 nF, que establece el cero en 1.6 kHz.

La ganancia de bucle medida varió en menos de 0.5 dB, y el margen de fase disminuyó solo 4° entre 25 °C y 65 °C. El efecto de bandas en la imagen se redujo en aproximadamente un 80 % en comparación con la versión anterior del X7R.

Fig. 1 — R_f a 10 kΩ y C_f a 10 nF establecen el cero de compensación en 1.6 kHz, y un dieléctrico de Clase I mantuvo el margen de fase dentro de 4° a 65 °C.

3. Puntos débiles de la ingeniería

Problema 1: Retardo del divisor y acoplamiento de ruido

Un nano-CT utiliza una corriente de haz baja para mantener el punto focal pequeño, por lo que el divisor presenta una resistencia total del orden de GΩ. La capacitancia paralela equivalente incluye la capacitancia parásita de la resistencia, la capacitancia parásita de la placa de circuito impreso y el condensador de muestreo, y la constante de tiempo RC resultante alcanza los milisegundos.

La retroalimentación muestreada se retrasa con respecto a la salida real. El ruido de conmutación también se acopla al nodo, por lo que el convertidor analógico-digital (ADC) lee la ondulación en lugar del promedio de CC. En el modo de kV rápido, el retraso se manifiesta como un sobreimpulso, y la dosis del primer fotograma puede desviarse del punto de ajuste en más del 10 %.

Problema 2: La deriva de compensación reduce el margen de fase.

Los condensadores MLCC estándar parecen adecuados como condensadores de compensación, y los dieléctricos de clase II varían con la temperatura, el voltaje y el tiempo. Durante un escaneo prolongado, el cabezal se calienta desde la temperatura ambiente hasta 60 °C o 70 °C, y la capacitancia de compensación puede disminuir entre un 20 % y un 50 %.

El cero se desplaza y un bucle que era estable comienza a oscilar a baja frecuencia. La imagen muestra bandas periódicas. Una prueba de prototipo a temperatura ambiente no lo detecta, y los componentes X7R añaden un segundo término de deriva debido a su comportamiento de polarización de CC.

Problema 3: Tiempo de estabilización bajo carga pulsada

El escaneo paso a paso eleva la corriente del tubo desde el nivel de espera hasta el nivel máximo en microsegundos, y la fuente de alimentación debe estabilizarse en menos de 1 ms. El tiempo de estabilización es el siguiente:

t_settle ≈ 4 / (ζ · ω_n)

Donde ζ es el coeficiente de amortiguación, ω_n la frecuencia natural en radianes por segundo y t_settle el tiempo de estabilización en segundos.

Una rama de compensación lenta o un condensador con alta ESR prolongan el tiempo de estabilización (t_settle) a varios milisegundos. En consecuencia, los primeros fotogramas reciben una dosis insuficiente, la relación señal/ruido disminuye y el enclavamiento puede activarse. Para bolas de soldadura de menos de 100 µm, un error de dosis del 5 % en el primer fotograma es suficiente para generar una falsa alarma de vacío.

4. Pasos del diseño

Estrategia 1: Bloquear la capacitancia de compensación con una pieza de Clase I

El N4700 es un dieléctrico de clase I con un coeficiente de temperatura de ±30 ppm/°C desde −25 °C hasta +125 °C y prácticamente sin dependencia de la polarización de CC. En la red de compensación, mantiene el cero dentro del 1 % en todo el rango de operación, por lo que el margen de fase se mantiene por encima de 45°. Se recomienda dimensionar el componente para al menos el doble de la tensión de trabajo para minimizar los efectos de la polarización.

Estrategia 2: Mantener DF_eff por debajo del 0.1 % a 100 kHz.

Elija un dieléctrico de bajas pérdidas y un encapsulado de baja ESR. El desfase adicional del condensador es φ_C = arctan(DF_eff), que es de 0.001 rad al 0.1%, o aproximadamente 0.057°. Este desfase es lo suficientemente pequeño como para ignorarlo en el diseño del bucle. Un DF_eff bajo también reduce el auto calentamiento, lo que elimina una segunda fuente de deriva de capacitancia.

Estrategia 3: Optimizar el ancho de banda del divisor

La respuesta del divisor es f_div = 1/(2π R_eq C_par), donde R_eq es la resistencia equivalente del divisor y C_par la capacitancia parásita total. Diseñe f_div para que sea al menos cinco veces la frecuencia de conmutación y superior a la frecuencia de cruce del bucle.

Reduzca la resistencia del divisor, utilice resistencias de alta tensión con baja capacitancia parásita y acorte las pistas de muestreo. Para un sistema de 160 kV, la resistencia total del divisor suele oscilar entre 500 MΩ y 2 GΩ, lo que equilibra la precisión del muestreo con la velocidad de respuesta.

Estrategia 4: Limitar la descarga parcial a 5 pC

La descarga en la ruta de retroalimentación genera ruido de picos en el nodo de muestreo. HVCT8G Los componentes de HVC presentan una caída de tensión de 5 pC o menos a la tensión nominal, muy por debajo de los 10 pC a 50 pC de los componentes de película de alto voltaje genéricos. Una baja caída de tensión proporciona una señal de retroalimentación más limpia y una menor interferencia electromagnética (EMI). Analice cada componente antes del ensamblaje y descarte cualquier unidad con una caída de tensión superior a 5 pC.

Estrategia 5: Emparejar las resistencias del divisor con el condensador.

La relación de división varía con el coeficiente de temperatura de la resistencia, así como con el del condensador. Resistencias HVRGHP Mantenga el coeficiente de temperatura de resistencia (TCR) en ±25 ppm/°C. En combinación con los condensadores N4700, la relación varía menos del 0.05 % con la temperatura, lo que mantiene la tensión del tubo en el punto de ajuste. Proporcione a las resistencias un margen de potencia de al menos el doble para evitar que el auto calentamiento genere deriva.

Estrategia 6: Verificar con un modelo de bucle cerrado y una medición.

Construya un modelo de comportamiento en Saber o PSpice con ESR, ESL y parámetros parásitos de PCB en el condensador, y genere el diagrama de Bode en lazo abierto. Establezca un punto de cruce entre 1 kHz y 2 kHz, un margen de fase superior a 45° y un margen de ganancia superior a 10 dB. A continuación, interrumpa el lazo en hardware y mídelo con un analizador de redes.

Analice las condiciones extremas: voltaje mínimo y máximo, sin carga y a plena carga, en frío y en caliente. Compare el punto de cruce y el margen medidos con el modelo antes de lanzar el diseño.

Controles previos a la entrega

• Medir C_f desde −25 °C hasta +85 °C; el cambio de capacitancia es inferior a ±1%.
• Mida el diagrama de Bode; cruce de 1 kHz a 2 kHz, margen superior a 45°.
• A plena carga y en estado térmico estable, la ondulación de salida es inferior al 0.1%.
• Analizar cada condensador de alto voltaje para detectar descargas parciales y rechazar aquellos con valores superiores a 5 pC.
• Realice 1,000 ciclos de kV rápidos; el error de dosis en el primer fotograma es inferior al 5 %.
• Registre la variación de la relación del divisor en todo el rango de temperaturas.

Parámetro del componente	Valor típico	Condición de prueba
Tensión nominal (serie HVCT8G)	10 kV DC	alto potencial 1.5× durante 60 s
Capacidad	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	por debajo de 50 mΩ	-
Inductancia de bucle (cuerda E40)	por debajo de 8 nH	Espacio entre terminales de 40 mm
resistencia de aislamiento	superior a 10 GΩ a 500 V CC	25 °C, 60 % HR
Rango de temperatura	−40 °C a +125 °C	Serie IEC 60068-2
Capacidad de dv/dt de pulso	por encima de 50 kV/µs	a tensión nominal

5. Condensadores HVC para el bucle de retroalimentación nano-CT

La estabilidad del bucle depende de dos propiedades clave: una capacitancia que se mantiene constante a diferentes temperaturas y unas pérdidas que se mantienen bajas a la frecuencia de conmutación. HVC fabrica componentes para ambas propiedades en su fábrica propia de 6,000 m² en Dongguan, con una gama de voltajes que va desde 1 kV hasta 150 kV.

Seis parámetros que importan aquí

• TCC de ±30 ppm/°C. La capacitancia se mantiene constante en todo el rango de funcionamiento, por lo que el cero de compensación permanece fijo y el margen de fase sigue siendo reproducible.
• DF_eff por debajo del 0.1% a 100 kHz. El desfase del condensador se mantiene por debajo de 3.4°, lo que prácticamente no supone ningún coste en el diseño del bucle.
• PD igual o inferior a 5 pC. Las señales de retroalimentación débiles mantienen su relación señal-ruido y el nodo de muestreo no detecta picos de descarga.
• Alta frecuencia de autorresonancia y baja inductancia serie equivalente (ESL). El cuerpo de 4700 pF es útil a partir de 100 kHz, donde debe funcionar la red de compensación.
• Parámetros estables durante toda su vida útil. Una prueba de 1,000 horas a 125 °C mantiene la deriva de capacitancia por debajo del 1 % y el cambio de ESR por debajo del 20 %, por lo que el punto cero no se desplaza a lo largo de los años de servicio.
• Partes coordinadas para todo el recorrido. HVR-BSP resistencias de clasificación y diodos de alta tensión de recuperación rápida Seleccione el condensador adecuado para la etapa divisora ​​y la etapa rectificadora.

Entrega y soporte

Las piezas estándar se envían en 4 a 8 semanas y los conjuntos personalizados en 6 a 10 semanas. La ingeniería de aplicaciones de HVC admite simulación de bucle, selección de condensadores, emparejamiento de divisores y validación del sistema. Las piezas de HVC coinciden con los parámetros eléctricos de Murata Incluye componentes DHS/DHR, Vishay HVCC y TDK UHV/FHV, y se envían con informes de pruebas de referencia.

Envíe la topología, el punto de cruce, la resistencia del divisor y el rango de temperatura. HVC le enviará una hoja de selección de condensadores con datos de TCC, DF_eff y PD, además de un kit de evaluación de dos muestras, en un plazo de cinco días hábiles.

6. Preguntas frecuentes

P1: ¿Por qué importa una deriva de voltaje del 0.05% en la nano-CT?

Debido a que una pequeña variación de voltaje modifica el espectro de rayos X, este espectro determina el contraste entre un vacío y una soldadura sólida. Con un tamaño de contacto de 100 µm, la pérdida de contraste es suficiente para ocultar un defecto. El bucle mantiene el voltaje, por lo que la estabilidad del bucle y la calidad de la imagen están relacionadas.

P2: ¿Qué dieléctrico pertenece a una red de compensación?

Un dieléctrico de Clase I como el N4700, con ±30 ppm/°C y sin dependencia de la polarización. Un componente de Clase II como el X7R puede perder entre un 20 % y un 50 % de su capacitancia en un rango de temperatura de 25 °C a 70 °C, lo que desplaza el cero de compensación y reduce el margen de fase.

P3: ¿Qué nivel de pérdida de capacitancia es aceptable en el circuito?

Mantenga DF_eff por debajo del 0.1 % a 100 kHz. La contribución de fase es arctan(DF_eff), por lo que un 0.1 % añade aproximadamente 3.4° de retardo. Una mayor pérdida también calienta el componente, y un componente de Clase II caliente sufre una deriva, lo que añade un segundo error, de mayor magnitud.

P4: ¿Cómo configuro el ancho de banda del divisor?

Diseñe f_div = 1/(2π R_eq C_par) para que sea al menos cinco veces la frecuencia de conmutación y superior al punto de cruce del bucle. Reduzca la resistencia del divisor, utilice resistencias de baja capacitancia parásita y acorte las pistas de muestreo. La resistencia total habitual a 160 kV oscila entre 500 MΩ y 2 GΩ.

P5: ¿Las descargas parciales realmente afectan a una señal de retroalimentación?

Así es. Cada descarga genera un pico en el nodo de muestreo, y el bucle no puede distinguir entre un pico y un cambio real en la salida. Los componentes filtrados a 5 pC o menos mantienen el nodo limpio; los componentes sin filtrar pueden registrar decenas de pC y añadir ruido que se manifiesta como bandas.

P6: ¿Qué debe abarcar la validación final?

Mida el diagrama de Bode con un analizador de redes y verifique el punto de cruce, el margen de fase y el margen de ganancia. Realice las pruebas en los extremos: kV mínimo y máximo, sin carga y a plena carga, en frío y en caliente. Luego, confirme el error de dosis del primer cuadro después de 1,000 ciclos de kV rápidos.

7. referencias

1. IEC 60601-1:2005+AMD1:2012, Equipos electromédicos — Parte 1: Requisitos generales de seguridad básica y rendimiento esencialGinebra: IEC, 2012.
2. CEI 60601-2-54, Equipos electromédicos — Parte 2-54: Requisitos particulares para la seguridad básica y el funcionamiento esencial de los equipos de rayos X para radiografía y radioscopia.Ginebra: IEC, 2018.
3. CEI 60384-8, Condensadores fijos para uso en equipos electrónicos — Parte 8: Condensadores fijos de dieléctrico cerámico, Clase 1Ginebra: IEC, 2015.
4. CEI 60270, Técnicas de prueba de alto voltaje: mediciones de descarga parcialGinebra: IEC, 2015.
5. Erickson, RW y Maksimović, D., Fundamentos de la electrónica de potencia, 3.ª ed. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM y Robbins, WP, Electrónica de potencia: convertidores, aplicaciones y diseño., 3.ª ed. Hoboken, NJ: Wiley, 2003.
7. CJ Hourdakis, Determinación del voltaje pico práctico (PPV) del tubo de rayos X de diagnóstico a partir de mediciones de voltaje pico promedio o promedio.Física en Medicina y Biología, vol. 56, n.º 7, págs. 2199-2217, 2011. https://doi.org/10.1088/0031-9155/56/7/019
8. Utilización de condensadores cerámicos de 3 kV (Discusión sobre la estabilidad de C0G/NP0 frente a X7R/Y5S), Forum Retrotechnique, https://forum.retrotechnique.org/t/utilisation-des-condensateurs-ceramiques-3kv/115858 .
9. Notas técnicas sobre diseño y fiabilidad de condensadores (índice que incluye temporada de arcos eléctricos, efectos corona e impacto del diseño de la placa de circuito impreso en fallas de alto voltaje), Johanson Dielectrics, Inc., https://www.johansondielectrics.com/tech-notes/capacitors-all/ .
10. Estados Unidos 6,937,027, Sensor de tipo híbrido para la detección de descargas parciales de alta frecuencia, Hanyang Hak Won Co., Ltd., concedido en 2005, https://www.freepatentsonline.com/6937027.html.
11. Equipo de ingeniería de aplicaciones HVC, Condensador de cerámica de alto voltaje Recursos técnicos, https://www.hv-caps.com