Baterías de alimentación pulsada: Optimización del almacenamiento de energía MLCC

Baterías de alimentación pulsada: Optimización del almacenamiento de energía MLCC

Compendio

Las fuentes de alimentación pulsada presentan un patrón de fallo común: los parámetros que funcionan correctamente en la simulación se degradan en el hardware. La causa reside en los componentes de almacenamiento de energía y en la falta de compatibilidad entre estos y el resto del circuito. Cuatro ecuaciones describen este efecto. La impedancia, el tiempo de decaimiento, el desequilibrio de tensión en serie y la vida útil del aislamiento establecen cada uno un límite. Este artículo las deduce, describe tres fallos en condiciones reales de funcionamiento y proporciona seis pasos de diseño para garantizar la integridad de un banco de baterías a alta frecuencia de repetición.

1. Introducción

Una fuente de alimentación pulsada de alto voltaje transfiere energía de un banco de baterías a una carga en menos de un milisegundo. La topología determina la forma del pulso, y los componentes de almacenamiento establecen su límite superior. Un diseño que cumple con todos los parámetros simulados suele degradarse en el banco de pruebas, ya que las condiciones de funcionamiento difieren del modelo.

La causa suele residir en el condensador y en su adaptación al circuito. Cuatro parámetros influyen principalmente en el problema: la impedancia en serie, el tiempo de decaimiento, la distribución de voltaje en una cadena en serie y el envejecimiento del aislamiento debido a la acción del campo eléctrico, la humedad y el calor.

Este artículo deduce esas cuatro relaciones, describe tres fallos de funcionamiento que se derivan de ellas y proporciona los pasos de selección, térmicos, de reducción de potencia y de diseño necesarios para mantener un banco de impulsos dentro de sus límites.

2. Mecanismo central

2.1 Impedancia y autorresonancia

Un condensador práctico no es una capacitancia ideal. Su impedancia terminal es:

Z_C = ESR + j(ω · ESL − 1/(ω · C))

donde Z_C es la impedancia terminal en Ω, ESR la resistencia serie equivalente en Ω, ESL la inductancia serie equivalente en H, C la capacitancia en F y ω la frecuencia angular 2πf. Los dos términos de reactancia se cancelan en la frecuencia de autorresonancia:

f_SR = 1 / (2π · √(ESL · C))

donde f_SR es la frecuencia de autorresonancia en Hz, ESL la inductancia serie equivalente en H y C la capacitancia en F. Por debajo de f_SR, el componente se comporta como un capacitor, y por encima, como un inductor. Un pulso con un tiempo de subida de 50 a 100 ns transporta su energía de flanco en la banda de 1 a 300 MHz, por lo que la impedancia en esa banda determina la calidad de la forma de onda.

2.2 Recepción, caída y pérdida

Durante la descarga, la tensión del banco sigue una oscilación amortiguada:

V(t) = V₀ · exp(−t/(2RC)) · cos(ω_d · t)

donde V(t) es la tensión del condensador en el instante t en V, V₀ la tensión de carga en V, R la resistencia del bucle en Ω, C la capacitancia en F y ω_d la frecuencia angular amortiguada en rad/s. El término exponencial determina la caída de la parte superior plana, por lo que una alta resistencia del bucle acorta la parte útil del pulso. La pérdida por pulso sigue la corriente RMS:

P_loss = I_rms² · ESR

donde P_loss es la potencia disipada en W e I_rms la corriente de rizado RMS en A. Una parte de 30 mΩ a 200 A rms consume 1.2 kW, lo que a una frecuencia de repetición de 10 Hz son 120 J de calor por pulso dentro del banco.

2.3 Reparto de tensión en una cadena en serie

Los componentes en serie dividen la tensión en proporción inversa a su capacitancia. Para N componentes con una tolerancia individual de ±d %, la relación de desequilibrio en el peor de los casos es:

k_v = (1 + d/100)^N / (1 − d/100)^N − 1

donde k_v es la relación entre la tensión en el peor de los casos y la tensión promedio, N es el número de partes en serie y d es la tolerancia de capacitancia en porcentaje. Veinticuatro etapas con una tolerancia de ±5 % dan como resultado k_v ≈ 10, por lo que la parte con la peor tolerancia soporta aproximadamente diez veces la tensión promedio. La adaptación a ±1 % lleva a la misma cadena a k_v ≈ 0.6.

2.4 Vida útil del aislamiento y factores de aceleración

El aislamiento envejece con el voltaje, la temperatura y el tiempo. La relación de vida útil es:

L = L₀ · (V₀/V)^n · exp(−E_a/(k · T))

donde L es la vida útil esperada, L₀ la vida útil a la tensión nominal V₀, V la tensión de funcionamiento, n el exponente de tensión, E_a la energía de activación en eV, k la constante de Boltzmann y T la temperatura absoluta en K. Una reducción de la tensión nominal al 70 % multiplica la vida útil entre 20 y 35 veces para n = 8 a 10. El encapsulado con epoxi reduce la absorción de humedad superficial en un 90 %, lo que disminuye el término de humedad en la misma ecuación.

Fig. 1 — Cuatro límites actúan conjuntamente: 24 etapas a ±5 % ponen k_v cerca de 10, 30 mΩ a 200 A rms queman 1.2 kW y 5 µH a 100 A/µs añaden 500 V.

3. Puntos débiles de la ingeniería

Problema 1: El desequilibrio en serie termina en una cascada de fallos.

Una cadena con tolerancias mixtas concentra el campo magnético más intenso en la parte más pequeña. Esta parte alcanza primero la descarga parcial, su capacitancia disminuye y el voltaje se transfiere a la siguiente unidad. El proceso se repite en tan solo unos pocos pulsos. La solución consiste en utilizar un lote emparejado y añadir una resistencia de equilibrio en cada etapa.

Problema 2: El calentamiento ESR alimenta un circuito descontrolado.

La corriente de rizado a través de la ESR eleva la temperatura de la carcasa. Un dieléctrico más caliente aumenta tan δ y ESR, lo que incrementa nuevamente las pérdidas con la misma corriente. Un componente de Clase II puede perder capacitancia y aumentar las pérdidas hasta que la carcasa supere su límite. Mida la ESR a la frecuencia de rizado y a la temperatura de funcionamiento, ya que un valor de 1 kHz en la hoja de datos no establece un límite para el valor de campo.

Problema 3: La oscilación del borde de ataque daña los interruptores.

Un flanco de 50 ns transporta energía por encima de 50 MHz. A través de una inductancia de bucle de 5 µH, un flanco de 100 A/µs genera un pico de 500 V sobre la tensión del bus. El interruptor detecta este pico en cada pulso, por lo que el semiconductor se degrada antes que el condensador. Mantenga el área del bucle por debajo de 4 cm² y la longitud del cable por debajo de 3 mm.

4. Pasos del diseño

Estrategia 1: Seleccionar un dieléctrico de Clase I

Para una etapa resonante o de formación de pulsos, comience con un dieléctrico N4700/T3M Clase I. Un coeficiente de temperatura de ±30 ppm/°C mantiene la capacitancia entre −30 °C y +85 °C, y la linealidad capacitancia-voltaje se mantiene por encima del 99 %. Dieléctrico de clase I Además, mantiene su ESR estable con la temperatura, que es lo que requieren las ecuaciones de desequilibrio y pérdidas.

Estrategia 2: Ajustar la tolerancia y la impedancia, y no solo la capacitancia.

Agrupe cada cadena de un lote, un proceso y un paquete, y luego empareje según la capacitancia, la ESR, la ESL y la resistencia de aislamiento. Una ventana de capacitancia de ±2 %, con la ESR y la ESL ajustadas dentro del 5 %, permite la distribución de voltaje y de corriente simultáneamente. Registre el número de pieza y los datos de prueba de cada unidad antes del ensamblaje, para que el conjunto tenga una referencia para el mantenimiento posterior.

Estrategia 3: Diseñar la trayectoria térmica a partir de la figura de pérdidas.

Calcule P = I_rms²·ESR + 2π·f·C·V²·tan δ a la frecuencia de repetición más desfavorable y mantenga la temperatura interna por debajo del 80 % del límite dieléctrico. Conecte los módulos a un disipador y añada puntos de cobre o ventilación forzada donde la pérdida supere 1 W/cm³. HVC proporciona datos de simulación térmica para el conjunto ensamblado bajo petición.

Estrategia 4: Reducir la capacidad y añadir redundancia.

Mantenga la tensión de funcionamiento al 70 % de la nominal o por debajo, y utilice una etapa adicional para que el banco conserve su funcionalidad tras un único fallo. Una etapa redundante soporta más corriente tras el cambio, por lo que ajuste la capacidad de carga para esa situación y marque la unidad averiada para su sustitución en la siguiente revisión.

Estrategia 5: Recortar los elementos parásitos en el diseño.

Mantenga la longitud del cable por debajo de 3 mm con una barra colectora laminada, coloque los conductores de rama simétricamente y mantenga el área del bucle por debajo de 4 cm². La simetría importa más que la inductancia total en una matriz paralela, porque la inductancia desigual de las ramas provoca una di/dt desigual y una tensión inversa desigual. HVCT8G El cuerpo del terminal de tornillo se atornilla a una barra colectora laminada y elimina la inductancia del cable al mismo tiempo.

Estrategia 6: Monitorear el estado de la máquina

Registre la temperatura del banco, la corriente de carga y el pico de descarga con cada pulso, y compare el registro con la línea base de la primera semana. Un aumento de la temperatura de la carcasa al mismo voltaje de carga, o un pico de corriente descendente, indica un aumento de las pérdidas dieléctricas. Resistencia de muestreo HVRGHP En la trayectoria de descarga se obtiene esa señal de corriente sin un transformador de corriente.

Parámetro del componente	Valor típico	Condición de prueba
Tensión nominal (serie HVCT8G)	10 kV CC.	Potencia alta 1.5 veces durante 60 s.
Capacidad	4700 pF ±20% (472M).	1 MHz, 1 V rms.
ESR a 1 MHz	Debe mantenerse por debajo de 50 mΩ.	Medición de cuatro terminales.
Inductancia de bucle (cuerda E40)	Debe mantenerse por debajo de 8 nH.	Espacio entre terminales de 40 mm.
resistencia de aislamiento	Por encima de 10 GΩ a 500 V CC.	25 °C, 60% HR.
Rango de temperatura	−40 °C a +125 °C.	Pruebas IEC 60068-2.
Capacidad de dv/dt de pulso	Por encima de 50 kV/µs.	A la tensión nominal.

5. Condensadores HVC para fuentes de alimentación pulsadas

Un banco de energía pulsada necesita una capacitancia que mantenga su valor, una pérdida que se mantenga constante a la frecuencia de rizado y una tensión nominal con margen. HVC fabrica condensadores cerámicos de alta tensión N4700 Clase I, de 1 kV a 150 kV, en una fábrica propia de 6,000 m² en Dongguan, China, para cumplir con este requisito.

Seis parámetros que importan aquí

• Densidad de energía de 0.45 J/cm³, aproximadamente tres veces mayor que la de un equivalente. condensador de película al mismo voltaje.
• La ESR es inferior a 30 mΩ a 100 kHz, lo que mantiene bajas las pérdidas y la temperatura de la carcasa a altas frecuencias de repetición.
• ESL por debajo de 20 nH, lo que limita el pico del borde de ataque en un flanco de 50 ns.
• Un coeficiente de temperatura de ±30 ppm/°C, de modo que los parámetros de resonancia y formación de pulsos se mantienen constantes en todo el rango de funcionamiento.
• Vida útil del pulso superior a 10⁶ disparos, lo que elimina el ciclo de reemplazo durante la vida útil del instrumento.
• Encapsulado con resina epoxi con una capacidad nominal de 60 kV, lo que reduce la distancia de aislamiento necesaria en un 50 % y supera las 96 horas de prueba de niebla salina.

Entrega y soporte

Las piezas estándar se envían en 4 a 8 semanas, y los conjuntos emparejados en 6 a 10 semanas. Cada conjunto llega con un registro de capacitancia y ESR por unidad, por lo que los datos de emparejamiento van directamente al registro de mantenimiento. HVR-BSP resistencia de película gruesa Cubre la función de equilibrado y división en la misma pila.

Envíe la longitud de la cadena, el voltaje de carga, la corriente de rizado y la frecuencia de repetición. HVC devuelve un plan de matriz con la relación de desequilibrio, la cifra de pérdida y el aumento de temperatura, además de un referencia cruzada Comparación con los números de pieza de Murata, Vishay y TDK, y un kit de evaluación de dos muestras en un plazo de cinco días hábiles.

6. Preguntas frecuentes

P1: ¿Por qué una cadena coincidente sigue fallando en una etapa?

El emparejamiento establece la distribución inicial, y posteriormente las piezas se separan. El envejecimiento, la temperatura y el historial de descargas parciales provocan que las unidades se alejen entre sí, de modo que una etapa alcanza su límite primero. Registre la capacitancia y la ESR por unidad en cada intervalo de mantenimiento y reemplace la unidad que se haya desviado más del 10 % de su valor inicial.

P2: ¿Qué valor de VSG es demasiado alto?

Trabaje a partir de la figura de pérdidas. Un componente de 30 mΩ a 200 A rms consume 1.2 kW de calor, que debe disiparse mediante un disipador. Calcule P = I_rms²·ESR + 2π·f·C·V²·tan δ a la frecuencia de rizado y la temperatura de funcionamiento, y mantenga la temperatura interna por debajo del 80 % del límite. Un valor de la hoja de datos a 1 kHz no resuelve este problema.

P3: ¿Cuántas etapas puedo conectar en serie?

Tantas como lo permita el desequilibrio. Veinticuatro etapas con una tolerancia de ±5 % dan k_v ≈ 10, y la parte más afectada soporta diez veces la tensión media. Si se reduce la tolerancia a ±1 %, ese factor se reduce a 0.6. Añada una resistencia de equilibrio en cada etapa y mantenga la tensión total al menos un 30 % por debajo de la suma de las tensiones individuales.

P4: ¿Qué causa el pico en el borde de ataque?

Inductancia de bucle. Un flanco de 50 ns impulsa la energía por encima de 50 MHz, y una inductancia de bucle de 5 µH a 100 A/µs desarrolla un pico de 500 V. Mantenga el área del bucle por debajo de 4 cm² y la longitud del conductor por debajo de 3 mm, utilice una barra colectora laminada y añada una red de amortiguación RC dimensionada para la energía del flanco. Ajuste un diodo de recuperación rápida en la ruta de carga para que la corriente de recuperación no se sume al pico.

P5: ¿Qué material dieléctrico es adecuado para una red formadora de pulsos?

Un dieléctrico de Clase I, ya que la capacitancia debe mantener su valor mientras el banco se calienta. El N4700/T3M mantiene ±30 ppm/°C con una linealidad capacitancia-voltaje superior al 99 %, por lo que el ancho de pulso y la impedancia se mantienen constantes durante un turno de trabajo prolongado. Un componente de Clase II ofrece mayor capacitancia por unidad de volumen y una deriva mucho mayor en el mismo rango.

P6: ¿Qué debo registrar para detectar un banco que se está degradando?

Temperatura de la carcasa, corriente de carga, pico de descarga y capacitancia por cadena. Registre estos valores en cada pulso o intervalo de servicio y compárelos con el valor de referencia de la primera semana. Un pico de corriente descendente con el mismo voltaje de carga, un aumento de la temperatura de la carcasa o un cambio de capacitancia superior al 10 % indican envejecimiento dieléctrico, y la tendencia es más importante que cualquier lectura individual.

7. referencias

1. IEC 61010-1:2010+AMD1:2016, Requisitos de seguridad para equipos eléctricos de medición, control y uso en laboratorio. Parte 1: Requisitos generalesGinebra: IEC, 2016.
2. IEC 61071:2017, Condensadores para electrónica de potenciaGinebra: IEC, 2017.
3. IEC 60384-8:2015, Condensadores fijos para uso en equipos electrónicos — Parte 8: Condensadores fijos de dieléctrico cerámico, Clase 1Ginebra: IEC, 2015.
4. IEC 60270:2015, Técnicas de prueba de alto voltaje: mediciones de descarga parcialGinebra: IEC, 2015.
5. Erickson, RW y Maksimović, D., Fundamentos de la electrónica de potencia, 3.ª ed. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM y Robbins, WP, Electrónica de potencia: convertidores, aplicaciones y diseño., 3.ª ed. Hoboken, NJ: Wiley, 2003.
7. FD Kieferndorf, M. Forster y TA Lipo, Reducción de la corriente de rizado del condensador del bus de CC con convertidor PAM/PWMIEEE Transactions on Industry Applications, vol. 40, n.º 2, págs. 607-614, 2004. https://doi.org/10.1109/tia.2004.824495
8. B. Wang, J. Meng y P. Zhao, Monitorización del estado de envejecimiento de los condensadores electrolíticos de aluminio en variadores de velocidad.IEEE Transactions on Power Electronics, vol. 37, n.º 4, págs. 4564-4574, 2022. https://doi.org/10.1109/tpel.2021.3121813
9. Estados Unidos 10,529,487, Condensador cerámico multicapa con electrodos internos que tienen diferentes posiciones de borde., Taiyo Yuden Co., Ltd., concedido en 2020, https://www.freepatentsonline.com/10529487.html.
10. NF EN IEC 60384-8 (índice de clasificación C93-112-8), Condensadores fijos utilizados en equipos eléctricos – Parte 8: especificación intermediaria – Condensadores fijos de energía eléctrica en cerámica, Clase 1. La Plaine Saint-Denis: AFNOR, 2024.
11. Equipo de ingeniería de aplicaciones HVC, Condensador de cerámica de alto voltaje Recursos técnicos, https://www.hv-caps.com