Termografía de arreglo de fases: condensadores de pulsos de alto voltaje

Termografía de arreglo de fases: condensadores de pulsos de alto voltaje

Compendio

La termografía de matriz de fases dispara ocho o más canales de excitación con temporización controlada, de modo que el frente térmico barre un panel grande. Cada canal lleva su propio pulso, y el contraste de la imagen sigue la energía suministrada. Este artículo presenta las ecuaciones de energía, difusión y tolerancia, cuatro modos de fallo de campo que difuminan la imagen y los pasos de selección para la coincidencia, ESR, ESL y el equilibrio de voltaje en serie.

1. Introducción

La termografía activa calienta una superficie con un pulso corto y captura imágenes de la superficie en enfriamiento con una cámara infrarroja. Un solo destello cubre un panel completo en segundos, sin contacto ni acoplante. La delaminación, la corrosión y los daños por impacto se manifiestan como cambios de contraste localizados en la imagen térmica.

Una fuente de luz de matriz en fase reemplaza ese único flash con entre 8 y 32 canales, cada uno con su propio banco de condensadores y su propio disparador. Grupos de la Universidad de Pisa y la Universidad del País Vasco utilizan este método para dirigir y reenfocar el frente térmico. De esta forma, los defectos más profundos llegan a la cámara con una mejor relación contraste-ruido.

El precio de ese alcance es la repetibilidad. Una fuente de destello único necesita un pulso estable; un conjunto de detectores requiere que cada canal emita la misma energía, disparo tras disparo. El error de canal se introduce en la reconstrucción como una falsa anomalía en el límite del canal. La electrónica de temporización determina la resolución y el condensador de almacenamiento de energía, la precisión.

Este artículo cuantifica la energía por canal, la profundidad de difusión que fija el tiempo de observación, los términos de tolerancia que corrompen la imagen y los parámetros del condensador que mantienen estable una matriz durante un turno de inspección completo.

2. Mecanismo central

2.1 Energía almacenada por canal y por escaneo

Cada canal descarga su propio condensador en una lámpara de destello o en una bobina de inducción. La energía almacenada sigue la relación estándar de un condensador:

W = ½ · C · V².

donde W es la energía almacenada en julios, C la capacitancia del banco y V la tensión de carga.

Un canal con C = 470 µF cargado a V = 1.5 kV almacena W = 528 J. Por lo tanto, un conjunto de ocho canales proporciona aproximadamente 4.2 kJ por ciclo de escaneo.

El aumento de la temperatura superficial es proporcional a la densidad de energía absorbida, por lo que la imagen térmica refleja la distribución de la energía suministrada. Un error del 3 % en un canal equivale a un error de contraste del 3 % en la imagen.

2.2 La profundidad de difusión determina la ventana de observación.

El calor depositado en la superficie se difunde hacia el interior. La profundidad de penetración después de un tiempo t sigue la ley de difusión térmica:

d ≈ √(α · t).

donde d es la profundidad de penetración, α la difusividad térmica y t el tiempo transcurrido después del pulso.

Para el acero a α = 1.2 × 10⁻⁵ m²/s, una ventana de cámara de 40 ms alcanza 0.7 mm, y 1 s alcanza 3.5 mm. Para el CFRP a α = 5 × 10⁻⁷ m²/s, 1 s alcanza solo 0.7 mm.

La ventana de la cámara debe coincidir con la banda de profundidad de interés. Una ventana fija de 40 ms no permite detectar un defecto a 400 µm de profundidad en ninguno de los dos materiales.

2.3 Repetibilidad de la energía en todo el conjunto

La energía suministrada depende del voltaje de carga y de la capacitancia:

ΔW/W = 2 · ΔV/V + ΔC/C.

donde ΔW/W es el error de energía fraccional, ΔV/V el error de carga-voltaje y ΔC/C el error de capacitancia.

Un cargador regulado mantiene ΔV/V en ±1%. Un banco con una tolerancia de ±1% añade ΔC/C = ±1%, para un total de ±3%.

El objetivo de imagen es de ±0.5%, por lo que el término de capacitancia debe mantenerse por debajo de ±0.25%. Un dieléctrico estable de Clase I proporciona eso:

ΔC/C = TCC · ΔT = 30 × 10⁻⁶ × 60 = 0.18%.

donde TCC es el coeficiente de temperatura de la capacitancia y ΔT la variación de temperatura. Una pieza con TCC = ±30 ppm/°C mantiene una capacitancia del 0.18 % durante una sesión a 60 °C.

2.4 Cadenas en serie y desequilibrio de voltaje

Un canal de matriz apila condensadores en serie para alcanzar la tensión de enlace. La tensión en cada elemento es inversamente proporcional a su capacitancia, por lo que una dispersión de tolerancia concentra la tensión:

k_v = (1 + d/100)^N / (1 − d/100)^N − 1.

donde k_v es la relación de voltaje pico a promedio, d la tolerancia porcentual y N el número de etapas en serie.

Para 24 etapas con d = 5%, k_v = 3.2. La unidad más sometida a estrés soporta 3.2 veces el voltaje promedio y se convierte en un punto de descarga parcial. Los pares emparejados con ±1% reducen k_v a 0.56.

Figura 1: Una ventana de cámara de 40 ms alcanza los 0.7 mm en acero, mientras que el CFRP necesita un segundo completo para alcanzar la misma profundidad.

3. Puntos débiles de la ingeniería

Problema 1: La deriva de energía entre disparos se convierte en deriva de fotogramas.

Un conjunto de sensores que escaneaba un panel de aeronave produjo una variación de temperatura de fondo de 2 a 4 K entre tomas, sin modificar la configuración de la cámara. Una delaminación de 0.5 mm apareció en un fotograma y desapareció en el siguiente. El registro de la variación atribuyó la desviación a un error energético entre tomas de ±3% debido a un margen de tolerancia amplio. La cámara no era el factor limitante.

Problema 2: El desequilibrio de voltaje en serie termina en una cascada.

Una cadena de 24 etapas construida a partir de condensadores de película Con una tolerancia de ±5%, la unidad más débil recibe 3.2 veces la tensión promedio. En esa unidad comienza una descarga parcial, el aislamiento se erosiona y la capacitancia disminuye aún más. La tensión se transmite entonces a las etapas vecinas y el canal deja de funcionar durante la inspección. Las unidades que superan una prueba de laboratorio individualmente fallan en cadena.

Problema 3: Autocalentamiento de la VSG a frecuencias de pulso elevadas.

Un conjunto activa sus canales en secuencia, por lo que el banco experimenta una alta tasa de repetición efectiva. A continuación, se produce el auto calentamiento:

P = I_rms² · ESR.

donde P es la potencia disipada, I_rms la corriente de descarga cuadrática media y ESR la resistencia serie equivalente.

Un banco de 30 mΩ que transporta 40 A rms disipa 48 W. El aumento de temperatura incrementa la ESR, lo que a su vez aumenta las pérdidas. Los operadores reducen la frecuencia de pulsos para evitar daños y pierden la velocidad de escaneo para la que se diseñó el conjunto de sensores.

Punto débil 4: Los bordes rápidos excitan el efecto de bucle.

Un pico de corriente de 50 ns a través de una inductancia de bucle de 20 nH produce picos superiores a 5 kV/µs en el interruptor. Los picos repetidos degradan el óxido de puerta y destruyen el dispositivo. Generalmente se culpa primero al interruptor, cuando en realidad la inductancia de montaje del banco es la fuente del problema. Las fallas intermitentes de este tipo son costosas de rastrear.

4. Pasos del diseño

Estrategia 1: Seleccionar un dieléctrico de Clase I para energía repetible

Las piezas de Clase I mantienen la capacitancia bajo temperatura, voltaje y tiempo, que es lo que requiere la relación de energía. N4700 Esta parte proporciona un DF ≤ 0.2 % (normalmente inferior al 0.1 % en las pruebas), un TCC ±30 ppm/°C y una curva lineal de capacitancia-voltaje. El término de capacitancia del error de energía deja de variar durante un ciclo de calentamiento.

Estrategia 2: Igualar los parámetros de tolerancia y parásitos en todos los canales.

Controle la tolerancia de capacitancia a ±2% y ajuste la ESR y la ESL dentro del 5% entre unidades en paralelo. Utilice pares emparejados con ±1% de modo que k_v disminuya de 3.2 a 0.56 y la dispersión de energía del canal caiga por debajo del 0.5%. Realice la prueba a la frecuencia y temperatura de funcionamiento, no a 1 kHz y 25 °C.

Estrategia 3: Dimensionar la trayectoria térmica a partir de la figura de auto calentamiento

Calcule el auto calentamiento a partir de P = I_rms² · ESR y añada el término de pérdida dieléctrica 2π · f · C · V² · DF. Dimensionar la refrigeración de modo que la temperatura interna nunca supere el 80 % del límite dieléctrico. Confirme el modelo con los datos del termopar del primer artículo, no solo con la hoja de datos.

Estrategia 4: Reducir el voltaje y agregar una etapa redundante.

Mantenga la tensión de funcionamiento en o por debajo del 70 % de la tensión nominal, que es el factor más importante para la durabilidad (de 8 a 12 para cerámica). Añada una etapa en serie redundante para que un fallo aislado degrade el rendimiento en lugar de inutilizar el canal. Monitorice las tensiones de las etapas en tiempo real; un desequilibrio persistente detecta una unidad defectuosa antes de que se produzca una reacción en cadena.

Estrategia 5: Mantener la inductancia del bucle baja y monitorear el banco.

Mantenga la longitud del cable por debajo de 3 mm con una barra colectora laminada y una disposición simétrica. Mantenga el área del bucle de corriente por debajo de 4 cm² para que los picos di/dt se mantengan por debajo de 5 kV/µs en el interruptor. Agregue un amortiguador RC con HVR-BSP resistencias de amortiguación a través de la etapa rectificadora y ajuste diodos de alta tensión de recuperación rápida por lo que la recuperación inversa no aumenta el timbre.

Parámetro del componente	Valor típico	Condición de prueba
Tensión nominal (serie HVCT8G)	10 kV DC	alto potencial 1.5 veces superior a la capacidad nominal durante 60 s.
Capacidad	4700 pF ±20% (472M)	1 MHz, 1 V rms.
ESR a 1 MHz	por debajo de 50 mΩ	a 25 °C.
Inductancia de bucle (cuerda E40)	por debajo de 8 nH	Espacio entre terminales de 40 mm.
resistencia de aislamiento	superior a 10 GΩ a 500 V CC	25 °C, 60% HR.
Rango de temperatura	−40 °C a +125 °C	Serie IEC 60068-2.
Capacidad de dv/dt de pulso	por encima de 50 kV/µs	a la tensión nominal.

5. Condensadores HVC para este nodo

Un conjunto de detectores mantiene su contraste de imagen cuando cada canal suministra la misma energía. Esto se debe a dos propiedades del condensador: la pérdida a la frecuencia del pulso y la estabilidad de la capacitancia con respecto a la temperatura y el número de disparos. HVC fabrica componentes N4700 para ambos casos en su fábrica propia de 6,000 m² en Dongguan, con un rango de voltaje de 1 kV a 150 kV.

Seis parámetros que importan aquí

• Una ESR inferior a 10 mΩ a 100 kHz mantiene el calentamiento por pulso en la clase de milijulios, por lo que el banco mantiene la secuencia de canales sin el descontrol térmico del Punto de Problema 3.
• Un ESL inferior a 20 nH mantiene la frecuencia de autorresonancia por encima de la banda de pulsos, lo que mantiene limpio el borde de 50 ns. HVCT8G y HVCT9G La serie abarca este rango.
• Un TCC de ±30 ppm/°C mantiene el término de capacitancia del error de energía en 0.18 % durante una sesión a 60 °C.
• Una PD inferior a 5 pC a 1.5 a 2 veces la tensión nominal limita el envejecimiento dieléctrico, por lo que la energía del canal no varía durante una vida útil de 10⁶ disparos.
• Una densidad energética de 0.45 J/cm³ permite integrar un conjunto de 4.2 kJ en un banco de baterías encapsulado en epoxi, apto para montaje en rack y con una tensión nominal de 60 kV.
• Conjuntos emparejados a ±1%, más un referencia cruzada a los grados Vishay HVCC, Murata DHS/DHR y TDK UHV. Resistencias de muestreo de baja inductancia HVRGHP Completar la ruta de detección de corriente.

Entrega y soporte

Las piezas estándar se envían en un plazo de 4 a 8 semanas, y los conjuntos personalizados en un plazo de 6 a 10 semanas, frente al plazo habitual de 20 a 30 semanas de las marcas mencionadas anteriormente. El departamento de ingeniería de aplicaciones HVC ofrece soporte para el dimensionamiento de bancos de condensadores, el equilibrio de voltaje en serie, el modelado térmico y la selección de amortiguadores.

Envíe el número de canales, la energía por pulso, la tensión de carga y el perfil de carga. HVC le enviará una hoja con los números de pieza, los datos de ESR y DF a la frecuencia de funcionamiento y un kit de evaluación de dos muestras en un plazo de cinco días laborables.

6. Preguntas frecuentes

P1: ¿Por qué la imagen de mi matriz se desvía entre tomas?

Debido a que la energía suministrada varía, el contraste sigue la relación energética W = ½ · C · V², por lo que un error de ±3% entre disparos se convierte en un error de contraste del 3%. Primero verifique la regulación de voltaje de carga y luego la tolerancia del banco. Un banco con una tolerancia de ±1% y un cargador con un voltaje de ±1% mantienen la energía dentro de ese margen.

P2: ¿Qué tan precisa debe ser la coincidencia de capacitancia entre canales?

±1% para un arreglo de fase. El algoritmo de dirección de fase asume energía igual por canal; una discrepancia de ±5% calienta algunos elementos más que otros y genera anomalías falsas en los límites de los canales. Los pares coincidentes también reducen el desequilibrio de voltaje en serie de k_v = 3.2 a 0.56.

P3: ¿Qué dieléctrico de condensador es el más adecuado para un banco de pulsos?

Cerámica de clase I, como la N4700. Ofrece TCC ±30 ppm/°C, DF inferior al 0.1 % y una curva de voltaje lineal. Estas tres propiedades mantienen el término de capacitancia del error de energía en un 0.18 % durante una variación de 60 °C. Un dieléctrico de clase II pierde capacitancia con la polarización y desplaza la energía disparo tras disparo.

P4: ¿Cómo puedo evitar que el banco se sobrecaliente?

El sistema de refrigeración se calcula mediante la fórmula P = I_rms² · ESR más el término de pérdida dieléctrica. Un banco de 30 mΩ a 40 A rms disipa 48 W, lo cual es suficiente para aumentar la ESR y provocar una sobretensión. Mantenga la temperatura interna por debajo del 80 % del límite dieléctrico y utilice componentes con una ESR inferior a 10 mΩ a 100 kHz.

P5: ¿Qué grado de desequilibrio de voltaje en serie es aceptable?

Mantenga k_v por debajo de 1.2. Con 24 etapas y una tolerancia de ±5%, k_v alcanza 3.2, y la unidad más sometida a estrés soporta 3.2 veces la tensión promedio. Dicha unidad comienza a descargarse parcialmente, se erosiona y falla. Las piezas con una tolerancia de ±1% mantienen k_v en 0.56, por lo que cada unidad se mantiene dentro del 60% de su capacidad nominal.

P6: ¿Puede un amortiguador solucionar el zumbido en el interruptor?

Esto lo reduce. El efecto de oscilación se debe a la inductancia del bucle, por lo que primero se debe reducir el área del bucle a menos de 4 cm² y la longitud del cable a menos de 3 mm. Luego, se añade un circuito amortiguador RC con una resistencia de película gruesa dimensionada para la energía de recuperación. Un efecto de oscilación superior a 5 kV/µs a 50 MHz degrada el óxido de puerta con el tiempo.

7. referencias

1. IEC 61010-1:2010+AMD1:2016, Requisitos de seguridad para equipos eléctricos de medición, control y uso en laboratorio. Parte 1: Requisitos generalesGinebra: IEC, 2016.
2. IEC 61071:2017, Condensadores para electrónica de potenciaGinebra: IEC, 2017.
3. IEC 60384-8:2015, Condensadores fijos para uso en equipos electrónicos — Parte 8: Condensadores fijos de dieléctrico cerámico, Clase 1Ginebra: IEC, 2015.
4. IEC 60270:2015, Técnicas de prueba de alto voltaje: mediciones de descarga parcialGinebra: IEC, 2015.
5. Erickson, RW y Maksimović, D., Fundamentos de la electrónica de potencia, 3.ª ed. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM y Robbins, WP, Electrónica de potencia: convertidores, aplicaciones y diseño., 3.ª ed. Hoboken, NJ: Wiley, 2003.
7. FD Kieferndorf, M. Forster y TA Lipo, Reducción de la corriente de rizado del condensador del bus de CC con convertidor PAM/PWMIEEE Transactions on Industry Applications, vol. 40, n.º 2, págs. 607-614, 2004. https://doi.org/10.1109/tia.2004.824495
8. Circuitos de intervención de arco y resistencias limitadoras en serie externas, Spellman High Voltage Electronics Corporation, Nota de aplicación AN-13, https://www.spellmanhv.com/en/Technical-Resources/Application-Notes-HVPS/AN-13 .
9. MIL-PRF-55681 Rev. H, Condensador, Chip, Multicapa, Fijo, Dieléctrico Cerámico, Fiabilidad Establecida y Fiabilidad No Establecida, Especificación General paraColumbus, Ohio: DLA Land and Maritime, 2025.
10. Estados Unidos 8,570,711, Componente electrónico cerámico multicapa (supresión de descarga de arco para MLCC de 1–5 kV), Samsung Electro-Mechanics Co., Ltd., concedida en 2013, https://www.freepatentsonline.com/8570711.html .
11. Equipo de ingeniería de aplicaciones HVC, Condensador de cerámica de alto voltaje Recursos técnicos, https://www.hv-caps.com